突破内存墙：斯坦福联合 SkyWater 造出单片 3D 芯片，AI 提速最高 12 倍

跑大模型最怕什么？不是算力不够，而是芯片里的「堵车」。算力单元跑得飞快，但内存里的数据送不过去，行业里管这叫「内存墙」。

来自斯坦福大学、卡耐基梅隆大学、宾夕法尼亚大学和麻省理工学院的研究团队，联手美国本土晶圆代工厂 SkyWater Technology，造出了一款单片 3D 芯片。这是第一颗在美国本土商业晶圆厂成功流片的单片 3D 芯片，相关成果发表在第 71 届 IEEE 国际电子器件大会（IEDM）上。

把平房推倒，原地盖摩天大楼

传统的 2D 芯片就像平房，计算单元和内存并排摆在一块平面上。两者之间连线很长，传输带宽成了死穴，碰上 ChatGPT、Claude 这种需要频繁搬运海量参数的大模型，计算核心大部分时间都在「等数据」。

以前业界尝试做 3D 芯片，大多是把两颗做好的晶圆像夹心饼干一样叠在一起贴合。这种方案虽然能用，但层与层之间的物理触点粗疏，垂直连线密度低，依然容易卡脖子。

这次研究团队换了一种「单片」（Monolithic）做法：底层芯片造好后，不拿去贴片，而是在低温环境下，一层接一层直接往上生长电路。因为温度控制得够低，不会烧坏底下的元件，各层之间的垂直导线密度做到了迄今为止的最高水平。

宾夕法尼亚大学助理教授 Robert M. Radway 把这套架构比作「计算领域的曼哈顿」，与其让人在平地长途跋涉，不如直接坐垂直电梯穿梭楼层。

性能实测提速 4 倍，仿真大模型快 12 倍

从早期实测数据来看，这颗原型芯片的性能已经达到同规格传统 2D 芯片的 4 倍左右。

在针对多层堆叠架构的仿真测试中，面对 Meta 开源的 LLaMA 这类真实大模型工作负载，芯片性能提升幅度达到了 12 倍。研究人员测算，这种设计有望在平衡速度与能耗的「能量延迟积」（EDP）指标上，实现 100 到 1000 倍的改善。

更关键的一点在于制造地点。整颗芯片并不是在高校实验室的手工台上搓出来的，而是在 SkyWater 位于明尼苏达州布卢明顿的商业晶圆厂里完成流片。

这证明了单片 3D 架构不再停留在学术论文的 PPT 上，现有的半导体代工产线就有能力把它造出来。

为什么重要

大模型训练和推理走到今天，单纯靠砸钱微缩晶体管尺寸的「微缩墙」已经快撞上了。英伟达等厂商目前主要靠台积电的 CoWoS 等先进封装技术来堆显存，但封装层面的堆叠受制于产能和高昂成本。

如果单片 3D 路线走通，未来的 AI 加速卡可以在极小的物理面积内塞进高密度的片上存储。对需要部署本地小模型、做边缘计算的设备来说，这种低功耗、高密度的芯片会是直接的解法。不过我们认为，现在说它能颠覆市场还为时过早，原型芯片堆叠的层数有限，垂直堆叠带来的发热怎么排出去、商业代工的良率有多高，都是来源中尚未解答的硬骨头。

对半导体行业来说，这项研究最聪明的地方在于直接拉上了 SkyWater 这家商业代工厂。它避开了最尖端的 EUV 光刻机封锁，试图通过垂直架构创新在成熟或特色工艺节点上挤出几倍甚至十倍的性能提升。

这一步如果能实现规模化量产，意味着制造先进制程 AI 芯片的路径多了一条支线，不再只有死磕台积电先进封装一条路。