구글, 칩 설계 AI '알파칩' 가중치 공개…TPU 3세대 걸쳐 적용

알파칩(AlphaChip)은 구글이 오픈소스로 공개한 반도체 배치 설계(Floorplanning)용 강화학습 시스템이다. 구글은 이번에 시스템의 공식 명칭을 알파칩으로 확정하고, 네이처(Nature)에 추가 논문을 발표함과 동시에 사전 학습된 모델 가중치(체크포인트)를 외부에 공개했다. 반도체 설계 엔지니어가 수주에서 수개월씩 매달려야 했던 회로 배치 작업을 단 몇 시간 만에 인간을 뛰어넘는 수준으로 끝내는 것이 핵심이다.

반도체 레이아웃 설계는 지난 60여 년간 EDA(전자설계자동화) 업계가 완전 자동화에 애를 먹어온 고난도 작업이다. 수많은 회로 블록과 극도로 얇은 배선이 얽혀 있는 데다, 전력, 발열, 성능, 면적 같은 복잡한 제약 조건을 동시에 맞춰야 하기 때문이다.

알파칩은 이 빈 도화지 위에 매크로 블록을 스스로 배치한다. 작업 시간을 획기적으로 줄일 뿐만 아니라, 배치가 완료된 결과물도 숙련된 엔지니어가 수작업으로 다듬은 것 이상의 품질을 보여준다.

바둑처럼 칩을 배치하는 원리

알파칩의 핵심 구조는 바둑과 체스를 정복했던 알파고(AlphaGo)와 알파제로(AlphaZero)의 아이디어에서 출발했다. 칩 레이아웃 설계를 일종의 보드게임으로 취급하는 방식이다.

빈 격자판에서 시작해 회로 부품을 하나씩 차례대로 올려놓는다. 모든 부품의 배치가 끝나면 최종 배선의 길이, 혼잡도, 면적 등을 종합적으로 계산해 품질에 따른 보상을 지급한다.

회로 간의 복잡한 연결 관계를 이해하기 위해 구글은 에지 기반 그래프 신경망(edge-based GNN)을 적용했다. 부품끼리 얽힌 전기적 신호 관계를 모델이 학습하고 다른 칩 설계에도 이를 일반화해 적용할 수 있도록 만든 장치다.

덕분에 새로운 칩을 설계할 때마다 처음부터 다시 학습할 필요가 없다. 메모리 컨트롤러나 네트워크 블록 같은 기존 부품 데이터로 사전 학습을 거치면, 새로운 구조를 만났을 때도 사람 전문가처럼 경험을 살려 빠르게 최적의 배치를 찾아낸다.

이미 3세대 TPU 양산에 적용

알파칩은 연구실 수준의 데모에 머무르지 않고 이미 거대 생산 라인에서 실전 검증을 마쳤다.

구글 내부에서는 최신 6세대 트릴리엄(Trillium)을 포함해 최근 3세대의 TPU 설계에 알파칩을 투입했다. 제미나이(Gemini), 이마젠(Imagen), 비오(Veo) 같은 구글의 핵심 AI 모델이 바로 이 칩 위에서 돌아간다. 구글 최초의 Arm 기반 데이터센터 CPU인 액시온(Axion)의 레이아웃 일부도 알파칩이 설계했다.

구글 외부에서는 글로벌 칩셋 제조사인 미디어텍(MediaTek)이 알파칩 기술을 도입해 자사 최신 칩의 전력, 성능, 면적을 개선하는 데 활용하고 있다.

공개 범위와 사용법

구글은 이번에 사전 학습된 체크포인트와 모델 가중치를 완전히 공개했다. 기존에 공개되어 있던 깃허브(GitHub) 저장소에서 코드와 가중치를 함께 내려받을 수 있어, 거액의 연산 비용을 들여 처음부터 강화학습 에이전트를 훈련하지 않고도 곧바로 활용할 수 있다.

다만 실제 생산 환경에서 유의미한 레이아웃을 뽑아내려면 물리적 설계 규칙을 검증할 수 있는 기존의 오픈소스 또는 상용 EDA 툴체인과 연동해 사용해야 한다.

왜 중요한가

하드웨어 설계 엔지니어와 EDA 연구팀에게 이번 가중치 공개는 진입 장벽을 완전히 허물어주는 계기다. 그동안 강화학습 기반의 칩 설계는 기초 모델을 훈련하는 비용이 너무 커 빅테크가 아니면 시도하기 어려웠다. 이제는 구글이 공개한 가중치를 바탕으로 소규모 연구팀도 자체 칩 구조에 맞춰 미세조정하거나 논리 합성, 타이밍 최적화 같은 다른 단계로 연구를 확장할 수 있다.

산업 전체로 보면 기술의 되먹임 구조가 완성됐다는 점이 중요하다. 고성능 AI를 만들기 위해 특화 반도체가 필수적이었는데, 이제는 그 AI가 다시 차세대 반도체를 더 빠르고 정교하게 깎아내고 있다. 반도체 설계 주기가 몇 달에서 몇 시간으로 단축되면서 하드웨어 발전 속도 역시 훨씬 빨라질 것으로 보인다.