Google、チップ設計AI「AlphaChip」の重みを公開　TPU設計を数時間に短縮

AlphaChipは、Googleがオープンソース化した半導体の配置配線（フロアプラン）向け強化学習システムだ。今回Googleは正式に「AlphaChip」と命名し、Nature誌に補遺を発表するとともに、事前学習済みモデルの重み（チェックポイント）を一般公開した。熟練の設計者が数週間から数カ月かけていた回路配置の作業を、わずか数時間で人間以上の精度で完了させるツールだ。

半導体のフロアプランは、60年以上にわたって自動化が阻まれてきた難題だ。膨大な数の回路ブロックを微細な配線で結びつけながら、消費電力、処理速度、熱、面積といった無数の制約を同時に満たす必要がある。

AlphaChipは、この配置作業を自動で行う。人間のエキスパートと同等以上のレイアウトを出力し、設計サイクルを大幅に縮める。

配置配線をボードゲームに見立てる仕組み

AlphaChipのアプローチは、囲碁やチェスを攻略したAlphaGoやAlphaZeroの系譜を引いている。チップの配置配線を一種のボードゲームとして扱うのが特徴だ。

何もないグリッドからスタートし、回路コンポーネントを1つずつ配置していく。すべての部品を置き終えた段階で、配線の総延長や混雑度、消費電力などを総合評価し、報酬を与える仕組みだ。

回路のつながりをモデルに理解させるため、Googleはエッジベースのグラフニューラルネットワーク（GNN）を組み込んだ。これにより部品間の複雑な接続関係を把握し、別のチップ設計にも知見を一般化できる。

つまり、毎回ゼロから学習し直す必要がない。メモリコントローラやネットワークブロックなど過去の部品配置で事前学習させておくことで、未知の回路に対しても経験を活かして高速かつ高精度に配置を決めていく。

すでに実用化された実績

AlphaChipは論文上の理論にとどまらず、すでに商用ハードウェアの現場で稼働している。

Google社内では、最新の第6世代「Trillium」を含む過去3世代のTPUでレイアウト設計に採用され、GeminiやImagen、VeoといったAIモデルの学習基盤を支えている。同社初のArmベースデータセンター向けCPU「Axion」の設計にも使われた。

社外でも台湾MediaTekがAlphaChipの技術を導入し、最先端プロセッサの電力、性能、面積の最適化に活用している。

公開範囲と使い方

Googleは今回、Natureの発表に合わせて事前学習済みのモデルチェックポイントを公開した。すでに公開済みのリポジトリと合わせて、開発者や研究者はGitHubからコードと重みを入手できる。

強化学習エージェントをゼロから学習させるには膨大な計算資源が必要だが、今回の重み公開によりそのステップを省略できる。ただし実務で使うには、設計ルールチェックや配線検証を行う既存のEDAツール群との連携が必要になる。

なぜ重要か

半導体設計者やEDA研究者にとって、事前学習済み重みの公開は導入のハードルを劇的に下げる。Google規模の計算環境を持たない大学の研究室や中小の設計チームでも、強化学習を用いたレイアウト最適化を検証し、独自の回路ブロック向けに微調整できるようになる。

業界全体で見れば、AIとハードウェアの相互進化ループが確立された点が大きい。AIを動かすために専用チップが必要とされ、そのチップをAIが短時間でより高性能に設計し直す。設計工程が月単位から時間単位に縮まることで、シリコンの進化ペースそのものが加速していくだろう。